Uma equipe de pesquisadores da Universidade Nacional de Cingapura (NUS) desenvolveu uma nova técnica que permite que Funções Fisicamente Não Clonáveis ​​(PUFs) produzam mais seguras, saídas de 'impressão digital' exclusivas a um custo muito baixo. Essa conquista aumenta o nível de segurança do hardware, mesmo em sistemas de baixo custo com chips.

Tradicionalmente, Os PUFs são incorporados em vários chips comerciais para distinguir exclusivamente um chip de silício de outro, gerando uma chave secreta, semelhante a uma impressão digital individual. Essa tecnologia impede a pirataria de hardware, falsificação de chips e ataques físicos.

A equipe de pesquisa do Departamento de Engenharia Elétrica e de Computação da Faculdade de Engenharia da NUS levou a impressão digital do chip de silício para o próximo nível com duas melhorias significativas:em primeiro lugar, fazer PUFs com autocura; E em segundo lugar, permitindo que eles se ocultem.

PUFs de autocura

Apesar de sua notável evolução na última década, PUFs existentes ainda sofrem de estabilidade limitada e identificação de impressão digital periodicamente incorreta. Muitas vezes projetados como circuitos autônomos, eles fornecem aos hackers pontos óbvios de ataques físicos ao chip.

A instabilidade é convencionalmente neutralizada por meio de overdesign, como a criação de códigos de correção de erros com margens para o pior caso, o que aumenta substancialmente o custo e o consumo do chip. Além disso, antes de prosseguir para a comercialização, chips com PUFs instáveis ​​devem primeiro ser identificados e descartados por meio de testes extensivos em um amplo conjunto de condições ambientais, aumentando ainda mais o custo.

Para resolver as lacunas, a equipe de engenheiros da NUS apresentou uma nova técnica de adaptação que usa sensores no chip e algoritmos de aprendizado de máquina para prever e detectar instabilidade de PUF. Esta técnica ajusta de forma inteligente o nível ajustável de correção para o mínimo necessário, e produz um mais seguro, saída de PUF estável. Por sua vez, a nova abordagem traz o consumo de volta ao mínimo possível, e é capaz de detectar condições ambientais anômalas, como temperatura, voltagem ou ruído que são rotineiramente explorados por hackers em ataques físicos.

Um benefício adicional é que a carga e o custo dos testes tradicionais são drasticamente reduzidos ao restringir os casos de teste necessários. Isso elimina o excesso de design e custos de design desnecessários, já que a maior parte do esforço de teste pode ser delegada ao sensor e à inteligência disponíveis no chip durante toda a vida útil do dispositivo.

"Nossa abordagem utiliza detecção no chip e aprendizado de máquina para permitir uma previsão precisa, detecção e supressão adaptativa de eventos de instabilidade de PUF. A capacidade de autocorreção sem degradação da estabilidade ao longo de toda a vida útil do chip garante a geração confiável de chaves secretas com o mais alto nível de segurança, ao mesmo tempo em que evita o fardo de projetar e testar o pior caso, mesmo que o último seja infrequente e improvável. Isso reduz o custo geral, encurta o tempo de lançamento no mercado, e reduz a energia do sistema para estender a vida útil da bateria, "compartilhou o professor Massimo Alioto, que lidera o Grupo Green IC que está por trás dessa inovação em segurança de hardware.

A redução no custo de design e teste do chip é fundamental para aumentar a segurança do hardware, mesmo em sistemas de silício de baixo custo e baixo consumo de energia. como nós sensores para a Internet das Coisas (IoT), dispositivos vestíveis e sistemas biomédicos implantáveis.

Prof Alioto elaborou, "Sensor no chip, bem como aprendizado de máquina e adaptação, nos permitem elevar o padrão de segurança de cavacos a um custo significativamente mais baixo. Como resultado, PUFs podem ser implantados em todos os sistemas de silício da terra, democratizar a segurança do hardware, mesmo com restrições de custo rígidas. "

Criação de PUFs auto-ocultáveis ​​usando design inovador imerso na lógica

Os PUFs inventados pelos pesquisadores também exibem uma capacidade inédita de serem totalmente imersos e ocultos na lógica digital que eles realmente protegem. Isso é habilitado pela natureza principalmente digital da arquitetura PUF, que permite a colocação, roteamento e integração de células padrão digitais, semelhantes aos circuitos digitais convencionais. Isso reduz o custo do projeto, pois as metodologias convencionais de projeto digital automatizado suportadas por ferramentas de projeto de software comercial podem ser aplicadas para projetar o PUF.

Além disso, o design digital do PUF permite que a geração de chaves secretas sejam intercaladas dentro da própria lógica que usa tais chaves, como unidades criptográficas que protegem os dados e os microprocessadores que manipulam os dados a serem criptografados. A abordagem imersa na lógica espalha as células padrão PUF entre as células usadas para a lógica digital, assim, "escondendo" ou ocultando quaisquer pontos explícitos de ataque para hackers que tentam sondar sinais específicos do chip para reconstruir fisicamente as chaves.

Esta habilidade de auto-ocultação aumenta o esforço de ataque em aproximadamente 100 vezes. Também aumenta o custo de atacar chips típicos para milhões de dólares com ferramentas de última geração, em oposição a dezenas de milhares em PUFs autônomos convencionais.

A inovação foi apoiada por empresas líderes de semicondutores (como a TSMC), O ministério da educação, e a Fundação Nacional de Pesquisa em Cingapura, por meio do programa de pesquisa "SOCure" em nível nacional.

Próximos passos

A equipe de pesquisa do NUS continuará a estudar a convergência da arquitetura do computador, segurança física e aprendizado de máquina para desenvolver sistemas seguros de próxima geração em chips. Esta inovação tecnológica é impulsionada pela necessidade crescente de privacidade e segurança da informação, em vista da adoção cada vez mais difundida de sistemas em chips que detectam e processam informações pessoais e confidenciais.

A equipe também está buscando a capacitação onipresente e de custo ultrabaixo da segurança de hardware por meio da co-integração física de arquiteturas e primitivos de segurança com circuitos que geralmente estão disponíveis em qualquer sistema em um chip, variando da lógica, memória, comunicação de dados intra-chip e aceleradores. Em última análise, espera-se que o mais novo avanço da equipe permita a segurança de hardware na granularidade de cada chip de silício, mesmo dentro de subsistemas individuais em um chip.