No centro do avanço da tecnologia de chips semicondutores está um desafio crítico:criar componentes eletrônicos menores e mais eficientes. Este desafio é particularmente evidente no campo da litografia, o processo utilizado para criar padrões intrincados em materiais semicondutores (chamados wafers) para a produção de chips.



A litografia usa um tipo de modelo, chamado máscara fotográfica – ou apenas máscara – para criar padrões em wafers semicondutores. A indústria está sempre em busca de métodos que melhorem a resolução e a capacidade de fabricação de máscaras e wafers, o que produzirá chips mais rápidos com maior rendimento de chips funcionando corretamente.

As técnicas de litografia computacional que melhoram a resolução e a fidelidade dos padrões, como a correção de proximidade óptica (OPC), fizeram avanços significativos no enfrentamento desses desafios, modificando os padrões de máscara individuais para melhorar a impressão da máscara e do wafer.

A tecnologia de litografia inversa (ILT) – uma abordagem inversa matematicamente rigorosa que determina os formatos de máscara que produzirão os resultados desejados no wafer – tem sido vista como uma solução promissora para muitos dos desafios da litografia para chips avançados. Desde a sua introdução, há mais de uma década, numerosos estudos demonstram que os formatos curvilíneos da máscara ILT, em particular, produzem os melhores resultados de wafer.

No entanto, até recentemente, os tempos de execução associados a esta técnica computacional limitaram a sua aplicação prática a "hotspots" críticos em chips. Em 2019, um sistema totalmente novo e desenvolvido especificamente foi proposto, incluindo uma abordagem exclusiva acelerada por GPU que emula um único par gigante de GPU/CPU que pode computar uma solução ILT completa de chip completo de uma só vez. Essa nova abordagem, sistematicamente projetada para aceleração de ILT e GPU, tornou o ILT de chip completo uma realidade prática na produção.

No entanto, esta abordagem baseou-se na escrita de máscara multifeixe, um novo desenvolvimento importante na escrita de máscara baseada em pixels e, portanto, independente da forma em termos de tempo de gravação. A questão que restava era se os benefícios do ILT curvilíneo e de chip completo poderiam ser estendidos aos gravadores de máscaras de feixe de formato variável (VSB) que escrevem formas retilíneas (e às vezes triangulares) em vez de pixels, e que constituem a maioria dos gravadores de máscaras. em todo o mundo hoje.

Embora os gravadores VSB criem formas retangulares maiores rapidamente, escrevendo uma cena retangular por vez, padrões de máscara complexos podem ser um problema porque o grande número de pequenos retângulos necessários para criá-los levaria muito tempo para serem escritos.

Relatando seu trabalho no Journal of Micro/Nanopatterning, Materials, and Metrology , a equipe da D2S, Inc. inventou um método chamado co-otimização de wafer de máscara (MWCO) com três insights:o gravador de máscara e o scanner de wafer são ambos filtros passa-baixa; fotos sobrepostas guiadas por simulação de máscara/wafer podem criar formas curvilíneas com menos fotos; visando o padrão de wafer, em vez do padrão de máscara, é possível criar fotos muito mais simples para imprimir o padrão de wafer correto. Ao usar essa simulação dupla, a qualidade de impressão do wafer é otimizada iterativamente enquanto se manipulam bordas de disparo VSB para produzir formatos de máscara de alvo retilíneos que são conhecidos por serem graváveis ​​em um gravador VSB, com uma contagem de disparos conhecida e aceitável.

A D2S e a Micron Technology demonstraram que o MWCO pode reduzir a variação do wafer em 3x e pode melhorar a janela do processo do wafer em 2x em comparação com o Micron OPC, indicando uma melhoria substancial na precisão e confiabilidade do processo de litografia. O tempo de gravação para uma máscara ILT curvilínea completa seria inferior a 12 horas, satisfazendo os requisitos de produção de alto volume.

Isso significa que todos os fabricantes de semicondutores agora podem produzir chips que não são apenas menores, mas também têm maior desempenho e menor consumo de energia, mesmo que não tenham acesso a um gravador de máscara multifeixe.

Mais informações: Linyong (Leo) Pang et al, Torne o impossível possível:use gravadores de máscara de feixe de formato variável e tecnologia de litografia inversa curvilínea de chip completo para contatos/vias 193i com co-otimização de máscara-wafer, Journal of Micro/Nanopatterning, Materiais e Metrologia (2024). DOI:10.1117/1.JMM.23.1.011207
Fornecido por SPIE