p Pesquisadores de Princeton, em colaboração com Analog Devices Inc., fabricaram um chip que aumenta significativamente o desempenho e a eficiência das redes neurais - algoritmos de computador modelados a partir do funcionamento do cérebro humano. p Em uma série de testes, o chip Princeton teve um desempenho dezenas a centenas de vezes melhor do que outro avançado, chips de rede neural.

p Os pesquisadores acreditam que com mais desenvolvimento, o chip pode ajudar no reconhecimento de imagem avançado e inúmeras outras aplicações de rede neural, incluindo sistemas de inteligência artificial em veículos autônomos e robôs.

p "Esse tipo de desempenho aprimorado pode permitir que os dispositivos móveis façam tarefas intensas, como reconhecer o rosto de seu dono, sem tomar muito tempo ou consumir a vida útil da bateria do dispositivo, "disse o principal autor do jornal, Hossein Valavi, um estudante de pós-graduação no laboratório do co-autor Naveen Verma, professor associado de engenharia elétrica em Princeton.

p Outros autores do estudo, que foi publicado em Simpósio IEEE em circuitos VLSI , em junho, são Peter Ramadge, o Gordon Y.S. Wu Professor de Engenharia e diretor do Centro de Estatística e Aprendizado de Máquina, e Eric Nestler da Analog Devices Inc, uma empresa de semicondutores com sede em Massachusetts.

p Redes neurais artificiais são complexos de unidades interconectadas - semelhantes aos neurônios do cérebro humano - que podem ser treinados para tomar decisões valiosas a partir de dados fornecidos em muitos formatos diferentes, possivelmente de ocorrência natural, mas formas estruturalmente complexas. Um componente chave dos sistemas de rede neural são os chips aceleradores, que aumentam o desempenho computacional, para habilitar redes neurais grandes e poderosas. Mas os próprios chips aceleradores podem sofrer gargalos devido aos pesados ​​fluxos de dados que percorrem seus componentes.

p Os pesquisadores adotaram uma abordagem nova para eliminar grande parte desse tráfego intenso. O chip acelerador que eles fabricaram funciona com a técnica, chamada de computação in-memory, o que reduz substancialmente a energia e o tempo usados ​​para buscar informações, realizando cálculos sobre os dados no local onde estão armazenados, em vez de movê-lo para um local diferente.

p A técnica também pode tornar os chips suscetíveis a problemas de sinal-ruído, porque ele amontoa muitas informações em sinais. O resultado é maior eficiência - mas também significa que as informações processadas podem ser corrompidas por todos os tipos de fontes de erro práticas, como flutuações em tensões e correntes.

p "A relação sinal-ruído da computação tem sido a principal barreira para alcançar todos os benefícios que a computação na memória pode oferecer, "disse Valavi.

p Os pesquisadores resolveram esse problema de desempenho optando por um tipo de computação que usa capacitores, em vez de transistores, para realizar cálculos. Capacitores, que são dispositivos que armazenam carga elétrica, oferecem várias vantagens. Eles podem ser fabricados com um grau extremamente alto de precisão em tecnologias modernas de micro-chips, o que é importante no projeto do circuito, e não são muito afetados por mudanças de voltagem ou temperatura. Capacitores também ocupam relativamente pouco espaço - o chip de computação in-memory de Princeton os coloca no topo das células de memória, para que não ocupem espaço além das células. Isso reduz ainda mais os custos de comunicação de dados do chip, colocando capacitores dentro dos componentes da memória. Esta configuração diminui a quantidade de área que os sinais elétricos que transmitem dados devem cruzar, proporcionando altas velocidades de processamento e menor energia.

p "Acabamos com circuitos muito precisos e esses capacitores não ocupam nenhuma área extra no chip, "disse Verma.

p A equipe de Princeton colocou seu sistema à prova em vários testes de benchmark padrão. Isso incluiu a identificação de números rabiscados por mãos humanas, uma tarefa complicada por nossa enorme variedade de estilos de escrita à mão, de meticuloso a desleixado de jardim de infância. Uma tarefa semelhante envolveu a análise de números de casas de rua, que também variam muito em forma, Formato, clareza da imagem, orientação, e assim por diante. Em um terceiro teste, a rede neural aumentada por chip passou a reconhecer objetos do cotidiano, como gatos, cachorros, pássaros, carros, aviões, navios, e assim por diante.

p Os pesquisadores testaram seu projeto contra outros disponíveis atualmente. Em um, eles mediram o número de operações computacionais que o chip poderia realizar em um segundo. Na vida real, este tipo de avaliação de rendimento equivale a quanto tempo alguém tem que esperar antes de uma peça de hardware, como um telefone celular, cospe uma resposta final. O chip Princeton realizou 9,4 trilhões de operações binárias por segundo.

p Os resultados do teste são encorajadores, mas os pesquisadores disseram que o chip precisará ser melhorado antes de ser incorporado a dispositivos eletrônicos. Sua arquitetura precisará ser programável e compatível com outros bits de hardware, incluindo unidades de processamento central, os centros de controle de computadores. Depois disso, a infraestrutura de software deve ser desenvolvida para que os designers de inteligência artificial possam criar novos aplicativos que potencializem o desempenho potencialmente inovador do chip.

p Naresh Shanbhag, um professor de engenharia elétrica e de computação da Universidade de Illinois Urbana-Champaign que não estava envolvido no estudo de Princeton, acredita que esse potencial é eminentemente realizável. "Os desafios técnicos que [o chip] enfrenta em um ambiente comercial são eminentemente superáveis ​​por meio das melhores práticas de engenharia padrão, "Shanbhag disse.

p Shanbhag comentou ainda sobre as aplicações do chip. "Este trabalho abre novos domínios de aplicação para sistemas de inteligência artificial, " ele disse, especificando "plataformas de computação com restrição de energia e latência, como veículos autônomos e robôs, bem como vários dispositivos da Internet das Coisas ricos em sensores. "

p Os pesquisadores estão ansiosos para levar o chip de computação in-memory a um nível mais alto de preparação tecnológica.

p "A próxima etapa é tornar essa eficiência muito alta e alto rendimento computacional e torná-la acessível a uma ampla gama de aplicações, "disse Verma." A principal desvantagem do chip é que ele usa uma arquitetura muito disruptiva. Isso precisa ser reconciliado com a enorme quantidade de infraestrutura e metodologia de design que temos e usamos hoje, na prática."